DIALOG(R) File 351:Derwent WPI (c) 2001 Derwent Info Ltd. All rts. reserv.

010516280 **Image available**
WPI Acc No: 1996-013231/199602

XRPX Acc No: N96-011356

Neural network - has index conversion unit which carries out index conversion of binary number and is input into neuron model

Patent Assignee: ZH KUMAMOTO TECHNOPOLIS (KUMA-N) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 7262157 A 19951013 JP 9472745 A 19940317 199602 B

Priority Applications (No Type Date): JP 9472745 A 19940317 Patent Details: Patent No Kind Lan Pg Main IPC Filing Notes JP 7262157 A 22 G06F-015/18

Abstract (Basic): JP 7262157 A

The neural network is built by coupling neuron model formed by a digital circuit. The logarithm conversion of multiple data expressed as binary number and input into the neuron model is carried out on a look-up table by a logarithm conversion unit. The conversion unit converts the last data from the binary number to an expression by the pulse spacing of a standard pulse and a signal pulse.

A pulse generating circuit expresses the data from the pulse spacing of the standard pulse and the signal pulse. Subsequently, a synapse coupling calculating part delays the signal pulse. Multiplication of synapse coupling burdens the data input to the neuron model. The data output from the synapse coupling calculating part is converted to a binary number by a counter. An index conversion of the data is carried out by an index conversion unit and is input into a neuron model.

ADVANTAGE - Reduces circuit scale. Performs high speed operation. Increases number of neuron models.

(19) 日本図特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平7-262157

(43)公開日 平成7年(1995)10月13日

(51) Int CL4

識別配号 广内整理番号 5 2 0 K 9071-5L

FΙ

技術表示箇所

G06F 15/18

G 0 6 G 7/60

審査請求 未請求 請求項の数10 FD (全 22 頁)

(21)出願番号

特願平6-72745

(22)出顧日

平成6年(1994)3月17日

(71)出顧人 591023158

財団法人熊本テクノポリス財団

熊本県上益城郡益城町大字田原2081番地10

(72)発明者 身次 茂

熊本県上益城郡益城町大字田原2081番地10 財団法人 熊本テクノボリス財団 電子

応用機械技術研究所内


(74)代理人 弁理士 藤島 洋一郎

(54) 【発明の名称】 ニューラルネットワークおよびそのための回路

(57)【要約】

【目的】 高い演算精度を確保しつつ、回路規模が小さ く高集積化が可能なニューラルネットワークおよびその ための集積回路を提供する。

【構成】 ルックアップテーブル13によって、ニュー ロンモデルに対して入力するデータを対数変換したの ち、そのデータを、パルス発生回路14によって基準パ ルスと信号パルスとのパルス間隔で表す。次いで、シナ プス結合演算部22によって、信号パルスを遅延させ、 ニューロンモデルに対して入力するデータへのシナプス 結合荷重Wの乗算を実行する。そののち、カウンタ23 11によって、基準パルスと信号パルスとのパルス間隔 により表されたデータを2進数に変換し、ルックアップ テープル2312によって、指数変換して、ニューロン モデルに入力する。



【特許請求の範囲】

【請求項1】 ディジタル回路によって形成されたニュ ーロンモデルの結合により構築され、前記ニューロンモ デルにそれぞれ入力された少なくとも1以上のデータを 前記各ニューロンモデルにおいて加算または減算ののち シグモイド関数変換をしてなるニューラルネットワーク において、

1

前記少なくとも1つのニューロンモデルに対して入力す る2進数により表現されたデータを対数変換するための 少なくとも1つの対数変換手段と、

この対数変換手段により変換したデータを2進数による 表現から基準パルスと信号パルスとのパルス間隔による 表現に変換するための少なくとも1つのパルス発生手段

前記ニューロンモデルに対して入力するデータへのシナ プス結合荷電の乗算を前記パルス発生手段により発生さ れた信号パルスを遅延させることにより実現するための 少なくとも1つのシナプス結合演算手段と、

このシナプス結合演算手段から出力されたデータを信号 **パルスと前記基準パルスとのパルス間隔による表現から 20 この2造数変換手段により変換したデータを指数変換す** 2 進数による表現に変換するための少なくとも1つの2 進数変換手段と、

この2進数変換手段により変換したデータを指数変換す るための少なくとも1つの指数変換手段と、を備えたこ とを特徴とするニューラルネットワーク。

【請求項2】 前記シナプス結合演算手段が、信号パル スを遅延させるための遅延素子を備えたことを特徴とす る請求項1記載のニューラルネットワーク。

【請求項3】 前記シナプス結合演算手段が、更に、シ ナプス結合荷重がゼロのとき信号パルスを出力しないよ 30 うにするための閉閉スイッチを備えたことを特徴とする 請求項2記載のニューラルネットワーク。

【請求項4】 少なくとも1つのパルス入力端と、

少なくとも1つの信号パルス出力端と、

前記パルス入力増と前記信号パルス出力増とをそれぞれ 互いに接続するための配線と、

前記パルス入力端と前記信号パルス出力端との間にそれ ぞれ1つづつ挿入されて前配配線に対し直列に接続され ており、ニューロンモデルへ入力するデータに対するシ ナプス結合荷重の乗算を信号パルスを遅延させることに 40 より実現するための少なくとも1つのシナブス結合演算 手段とを備えたことを特徴とするシナプス結合演算回 路.

【請求項5】 前配配線が、

一端部が前記パルス入力端に1つづつ接続された少なく とも1つの入力ラインと、

一端部が前記信号パルス出力端に 1 つづつ接続されてお り、少なくとも1以上の出力を1つにまとめて出力する ための少なくとも1つのデータパスラインと、

前記シナプス結合演算手段が直列に挿入されており、前 50 ス結合荷軍の乗算を乗積器により行っていたので、演算

記入カラインと前記データパスラインとをそれぞれ接続 するための少なくとも1つの接続ラインとを備えたこと を特徴とする請求項4記載のシナプス結合演算回路。

【請求項6】 前配配線が、前配シナプス結合演算手段 と前記データパスラインとの間に挿入されており、前記 接続ラインに対して直列に接続されたオープンコレクタ 出力の少なくとも1つのインパータを備えたことを特徴 とする請求項5記載のシナプス結合演算回路。

【請求項7】 前記シナプス結合演算手段が、信号パル 10 スを遅延させるための遅延索子を備えたことを特徴とす る請求項4ないし請求項6のいずれか1つに記載のシナ プス結合演算回路。

【請求項8】 前記シナプス結合演算手段が、更に、シ ナプス結合荷重がゼロのとき信号パルスを出力しないよ うにするための開閉スイッチを備えたことを特徴とする 請求項7記載のシナプス結合演算回路。

【請求項9】 信号パルスと基準パルスとのパルス関係 により表現された入力データを2進数で表現するための 少なくとも1つの2進数変換手段と、

るための少なくとも1つの指数変換手段と、

この指数変換手段により変換したデータを順次加算また は減算したのちシグモイド関数変換を行うための少なく とも1つのニューロンモデルと、

このニューロンモデルにより変換したデータを対数変換 するための少なくとも1つの対数変換手段と、

この対数変換手段により変換したデータを基準パルスと 借号パルスとのパルス間隔で表現するための少なくとも 1 つのパルス発生手段ととを備えたことを特徴とするニ ューロン演算回路。

【請求項10】 請求項4ないし請求項8のいずれか1 つに記載のシナブス結合演算回路と、

請求項9記載のニューロン演算回路とを備えてなること を特徴とするニューラルネットワークのための回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はディジタル回路によって 形成された複数のニューロンモデルの結合によりネット ワークが構築されてなるニューラルネットワークおよび そのための回路に関する。

[0002]

【従来の技術】従来、この種のニューラルネットワーク としては、ニューロンモデルへの入力データおよび出力 データを2進数により表現しておりシナブス結合荷重の 乗算を乗積器により行っていた。

[0003]

【発明が解決しようとする課題】しかしながら、このニ ューラルネットワークは、ニューロンモデルへの入力デ ータおよび出力データを2進数により表現しかつシナブ

精度が高い反面、回路規模が大きいという問題点を有し ていた。

【0004】また、ニューラルネットワークには、ディ ジタル回路によるもの以外にも、アナログ回路によるも の、光アナログ回路によるものまたはハードウェアでは なくソフトウェアによるものがある。 しかしながら、ア ナログ回路によるニューラルネットワークは、ニューロ ンモデルへの入力信号および出力信号をアナログ電圧に より表現するので、回路規模が小さい反面、演算精度が 低くシナブス結合荷重の変更も困難であるという問題点 10 を有している。また、光アナログ回路によるニューラル ネットワークは、ニューロンモデルへの入力信号および 出力信号を光により表現するので、集光拡散や非干渉性 などの光の特性により操作性を良くできる反面、アナロ グ回路と同様に演算精度が低いという問題点を有してい る。更に、ソフトウェアによるニューラルネットワーク は、上述のハードウェアによるものの問題点を解決でき る反面、処理速度が遅いという問題点を有している。

【0005】本発明はかかる問題点に鑑みてなされたもので、その目的は、高い演算精度を確保しつつ、回路規20 ている。模が小さく高集積化が可能であり、加えて演算速度も速く、更にシナプス結合荷重の変更も容易なニューラルネットワークおよびそのための回路を提供することにある。 【001

[0006]

【課題を解決するための手段】請求項1記載のニューラ ルネットワークは、ディジタル回路によって形成された ニューロンモデルの結合により構築され、前記ニューロ ンモデルにそれぞれ入力された少なくとも1以上のデー タを前記各ニューロンモデルにおいて加算または減算の 30 のちシグモイド関数変換をしてなるニューラルネットワ ークにおいて、前配少なくとも1つのニューロンモデル に対して入力する2進数により表現されたデータを対数 変換するための少なくとも1つの対数変換手段と、この 対数変換手段により変換したデータを2進数による表現 から基準パルスと信号パルスとのパルス間隔による表現 に変換するための少なくとも1つのパルス発生手段と、 前配ニューロンモデルに対して入力するデータへのシナ プス結合荷重の乗算を前記パルス発生手段により発生さ れた信号パルスを遅延させることにより実現するための 40 少なくとも1つのシナプス結合演算手段と、このシナプ ス結合演算手段から出力されたデータを信号パルスと前 記基準パルスとのパルス間隔による表現から2進数によ る表現に変換するための少なくとも1つの2進数変換手 段と、この2進数変換手段により変換したデータを指数 変換するための少なくとも1つの指数変換手段とを備え ている。

【0007】このニューラルネットワークでは、対数変 換手段によって、ニューロンモデルに対して入力するデ ータを対数変換したのち、そのデータを、パルス発生手 50 段によって2進数による表現から基準パルスと信号パルスとのパルス間隔による表現に変換する。次いで、シナブス結合演算手段によって、信号パルスを遅延させ、ニューロンモデルに対して入力するデータへのシナブス結合荷重の乗算を実行する。そののち、2進数変換手段によって、シナプス結合荷重の乗算されたデータを基準パルスと信号パルスとのパルス間隔による表現から2進数による表現に変換し、指数変換手段によって、指数変換して、ニューロンモデルに入力する。

10 【0008】請求項2記載のニューラルネットワークは、請求項1記載のものにおいて、前記シナプス結合演算手段が、信号パルスを遅延させるための遅延素子を備えている。

【0009】このニューラルネットワークでは、遅延素子によって、信号パルスを遅延させる。

【0010】請求項3記載のニューラルネットワークは、請求項2記載のものにおいて、前記シナプス結合演算手段が、更に、シナプス結合荷重がゼロのとき信号パルスを出力しないようにするための開閉スイッチを備えている。

【0011】 このニューラルネットワークでは、関閉スイッチによって、シナプス結合荷重がゼロのとき信号パルスを出力しないようにする。

【0012】請求項4記載のシナプス結合演算回路は、少なくとも1つのパルス入力端と、少なくとも1つの信号パルス入力端と、前配パルス入力端と前記信号パルス出力端とをそれぞれ互いに接続するための配線と、前記パルス入力端と前記信号パルス出力端との間にそれぞれ1つづつ挿入されて前記配線に対し直列に接続されており、ニューロンモデルへ入力するデータに対するシナプス結合荷重の乗算を信号パルスを遅延させることにより実現するための少なくとも1つのシナプス結合演算手段とを備えている。

【0013】このシナプス結合演算回路では、配線に接続されたシナプス結合演算手段によって、各パルス入力端に入力された信号パルスのそれぞれを遅延させ、各信号パルス出力端にそれぞれ出力する。

【0014】請求項5記載のシナブス結合演算回路は、 請求項4記載のものにおいて、前記配線が、一端部が前 記パルス入力端に1つづつ接続された少なくとも1つの 入力ラインと、一端部が前記信号パルス出力端に1つづ つ接続されており、少なくとも1以上の出力を1つにま とめて出力するための少なくとも1のデータパスライ ンと、前記シナブス結合演算手段が直列に挿入されてお り、前記入カラインと前記データパスラインとをそれぞ れ接続するための少なくとも1つの接続ラインとを備え ている。

【0015】このシナブス結合演算回路では、各入カラインおよび各接続ラインによって、各パルス入力端に入力された信号パルスを各入力ラインに対して接続された

各シナプス結合演算手段にそれぞれ入力する。また、各 接続ラインおよび各データパスラインによって、各デー タパスラインに対して接続された各シナプス結合演算手 **段により遅延された信号パルスを各信号パルス出力境に** それぞれ出力する。

【0016】請求項6記載のシナプス結合演算回路は、 請求項5記載のものにおいて、前記配線が、前記シナブ ス結合演算手段と前記データパスラインとの間に挿入さ れており、前記接続ラインに対して直列に接続されたオ に備えている。

【0017】このシナプス結合演算回路では、オープン コレクタ出力のインパータによって、少なくとも1以上 のシナプス結合演算手段の信号パルスをデータパスライ ンにまとめて出力端に出力する。

【0018】請求項7記載のシナプス結合演算回路は、 請求項4ないし請求項6のいずれか1つに記載のものに おいて、前記シナブス結合演算手段が、信号パルスを遅 延させるための遅延素子を備えている。

【0019】このシナプス結合演算回路では、遅延素子 20 によって、信号パルスを遅延させる。

【0020】請求項8記載のシナブス結合演算回路は、 請求項7記載のものにおいて、前記シナプス結合演算手 段が、更に、シナプス結合荷重がゼロのとき信号パルス を出力しないようにするための開閉スイッチを備えてい

【0021】このシナプス結合演算回路では、開閉スイ ッチによって、シナプス結合荷重がゼロのとき信号パル スを出力しないようにする。

【0022】請求項9記載のニューロン演算回路は、信 30 母パルスと基準パルスとのパルス間隔により表現された 入力データを2進数で表現するための少なくとも1つの 2 進数変換手段と、この2 進数変換手段により変換した データを指数変換するための少なくとも1つの指数変換 手段と、この指数変換手段により変換したデータを順次 加算または減算したのちシグモイド関数変換を行うため の少なくとも1つのニューロンモデルと、このニューロ ンモデルにより変換したデータを対数変換するための少 なくとも1つの対数変換手段と、この対数変換手段によ り変換したデータを基準パルスと信号パルスとのパルス 40 間隔で表現するための少なくとも1つのパルス発生手段 とを備えている。

【0023】このニューロン演算回路では、2進数変換 手段によって、ニューロンモデルに入力するシナプス結 合荷重の乗算されたデータを基準パルスと信号パルスと のパルス間隔による表現から2進数による表現に変換 し、指数変換手段によって、指数変換したのち、ニュー ロンモデルに入力する。次いで、ニューロンモデルによ って、データを順次加算または減算したのちシグモイド 関数変換を行う。次いで、対数変換手段によって、ニュ 50 つ保持するための a 個のレジスタ 1 21, ・・・, 1 22, ・・・,

6

ーロンモデルから出力するデータを対数変換したのち、 そのデータを、パルス発生手段によって2進数による表 現から基準パルスと信号パルスとのパルス間隔による表 現に変換する。

[0024] 請求項10記載のニューラルネットワーク のための回路は、酵求項4ないし請求項8のいずれか1 つに記載のシナプス結合演算回路と、請求項9記載のニ ューロン演算回路とを備えている。

[0025] このニューラルネットワークのための回路 ープンコレクタ出力の少なくとも1つのインパータを更 10 では、シナプス結合演算手段によって、パルス入力端に 入力された信号パルスを遅延させ、ニューロンモデルに 入力するデータにシナブス結合荷重を乗算する。 次い で、2進数変換手段によって、そのデータを基準パルス と信号パルスとのパルス間隔による表現から2進数によ る表現に変換したのち、指数変換手段によって、指数変 換して、ニューロンモデルに入力する。そののち、ニュ ーロンモデルによって、データを順次加算または減算し たのちシグモイド関数変換を行う。更に次いで、対数変 換手段によって、ニューロンモデルから出力するデータ を対数変換したのち、パルス発生手段によって、2 進数 による表現から基準パルスと信号パルスとのパルス間隔 による表現にそのデータを変換する。

[0026]

【実施例】以下、本発明の実施例について図面を参照し て詳細に説明する。なお、ここにおいては、本発明の理 解を容易とする目的で、階層型のニューラルネットワー クを構築した場合について説明する.

[0027] (第1の実施例の構成)

【0028】図1は、第1の実施例に係るニューラルネ ットワークの全体構成を表すものである。本実施例の二 ューラルネットワークは、データの入力層として働くデ ータ入力装置10と、このデータ入力装置10の出力を 入力とし所定の演算を行う中間層としての演算装置20 と、この演算装置20の出力を入力とし所定の演算を行 う出力層としての演算装置30と、この演算装置30の 出力を入力としそれを表示するための表示装置40と、 これらデータ入力装置10,演算装置20,30および 表示装置 10 をそれぞれ制御するための制御装置 50 と を備えている。

【0029】データ入力装置10の構成

[0030] 図2は、データ入力装置10の簡単な構成 を表すものである。データ入力装置10では、歳別対象 (例えば、アルファベットの1文字)を複数の部分(以 下、a個として説明する) に分割し、それぞれの部分の 情報をデータとして演算装置20に対し出力する。

[0031] データ入力装置10は、a個の情報をそれ ぞれ認識するための a 個の認識素子 1 11, ..., 1 11, ... ・, 11, ,・・・, 11. からなる入力デバイス11と、入 カデパイス11により認識されたa個のデータを1つづ

を有している。

8

では0から100)の2進数にデータ化する適宜の手段

【0034】 ルックアップテーブル13, は、対数変換

手段としての機能を有し、メモリRAMii により構成

の出力端Q。~Q。にアドレス入力端AD。~AD。が

接続されており、アドレス入力端AD。~AD。にアド レスR。~R。が入力されると、アドレスR。~R。に

D. から出力するものである。メモリRAMin の各ア ドレスR。 ~R。 に格納されるデータLT。 ~LT

6 は、アドレス(すなわちレジスタ12 の保持デー

夕)R。~R。と式1に示す関係を有している。その対

応関係を表1に示す(各値は10進数にて表示する)。

式1において、レジスタ12,の保持データR。~R。 を対数変換する理由は、後述するシナプス結合荷重

Wii, Wiz,・・・, Wii,・・・, Wisの乗算処理を加算処理

tとなるようにその係数を定めている。

 $(R_{121} = 0)$

されている。このメモリRAM::: は、レジスタ12:

* "0000000"から"1100100" (10進数

12: ,…, 12: と、レジスタ12:,…, 12:,…, 12, ,・・・, 12, に1つづつ対応されておりそれぞれ に保持されたデータを対数変換するためのa個のルック P_{ν} \mathcal{I} \mathcal{I} と、ルックアップテーブル131, · · · , 132, · · · , 13 ,,…,13,に1つづつ対応されておりそれぞれの出 カに応じて後述する基準パルスB1。(図3参照)から遅 延させた信号パルスSュ,・・・,Sュ,・・・,S゚,・・・,S゚を 発生するためのa個のパルス発生回路141,・・・,142, ・・・,14:,・・・,14.とを備えている。入力デバイス 10 格納されたデータLT。~LT。をデータ出力端D。~ 11には、識別対象に応じて、キーボードやテレビカメ ラなど適宜のデパイスが選択される。

【0032】なお、各認識素子11,...,112,...,1 11, ..., 11, 各レジスタ121, ..., 122, ..., 1 21, ..., 121, 各ルックアップテーブル131, ..., 132, ・・・, 131, ・・・, 13. および各パルス発生回路 141, ・・・, 142, ・・・, 141, ・・・, 141 は、それぞれ 同一の構成を有しているので、便宜上ここでは、認識素 子11:およびそれに対応するレジスタ12:,ルック アップテーブル13, ならびにパルス発生回路14,を 20 路14,で信号パルスS,を出力する際に、基準パルス 代表して説明する($i=1, 2, \dots, a$)。

【0033】図3は、認識素子11,,レジスタ1 2: , ルックアップテーブル13: およびパルス発生回 路14: の具体的構成を表すものである。認識素子11 」は、制御装置50の指示に基づいて認識した情報を★

に変換することにある。なお、式1では、パルス発生回 B10との間隔(すなわち基準パルスB10に対する遅延時 間) T, 't (tは遅延時間の1単位) が1t~101

[0035]

【式1】 $LT_{121} = 5.0 \times 1.0 g_{10} R_{121} + 2.6$ $(R_{121} \neq 0)$

 $LT_{131} = R_{121}$ LTim ; アドレスに格納するデータ **%[0036]** 【表1】 R121 ; アドレス (レジスタ121 の保持データ) Ж

アドレスR12 (レジスタ12の 保持 データ)	アドレスに格納 するデータLT13i	信号パルス Si と 基準パルス Bio との パルス間隔 Ti' t
100	126	1t
10	76	51t
	:	•
1	26	101t
0	0	(パルスの発生無し)

(各値は10連数にて表示)

【0037】パルス発生回路14、は、パルス発生手段 としての機能を有し、データ入力装置10から出力する データを2進数による表現から基準パルスBioと信号パ ルスS」とのパルス間隔(すなわち基準パルスBioに対 する信号パルスS」の遅延時間)による表現に変換する ためのものである。このパルス発生回路14:は、クロ ック端CLOCKのCLOCK信号の立ち上がりによ り、アップカウントを開始する7ピットのアップカウン **夕UCNT**iai を備えている。アップカウンタUCNT 141 は、ルックアップテーブル131 の出力端Do ~D 50

。 からアップカウント開始時のカウント値して。~LT 。が入力されるデータ端D。 ~D。と、カウント値が "1111111"(10進数で127)になると桁上 げ信号CARRYを出力する出力端CARRYとを有し ている。アップカウンタUCNTιィィは、また、制御装 置50からSET_UCNT信号が入力されるロード増 LOADを有している。このSET_UCNT信号は、 データ端D。~D。へのカウント値LT。~LT。の読 み込みを指示する信号である。

【0038】パルス発生回路14, は、また、AND1

141 を備えている。このAND 1141 は、アップカウン タUCNT141 の有効増ENABLEに出力増が接続さ れており、信号"1"を出力することによりアップカウ ンタUCNT141 のCLOCK信号を立ち上げアップカ ウントを開始させるためのものである。 AND 1141の 第1の入力嬉には、AND 2141 の出力端が接続されて いる。AND 2141 は、ルックアップテーブル131 の 出力して。~LT。の負論理の論理積をとりして。~L T: がすべて"0"のとき信号"0"を出力し、AND UCNT141 のカウント動作を無効とするためのもので ある。AND 1141 の第2の入力端には、フリップフロ ップFF141 の出力端Qが接続されている。フリップフ ロップFFii は、制御装置50から入力端SETに基 準パルスBioが入力されると内部状態が"1"に設定さ れ、ORiai から入力端CLEARに信号が入力される と内部状態が"0"に設定されるようになっている。〇 R141 は、第1の入力端にアップカウンタUCNT141 の出力端CARRYが、第2の入力端に制御装置50が 信号RESETを通過させるようになっている。 すなわ ち、フリップフロップFFiti は、基準パルスBioが入 力されると、AND 2144 の出力が"1"であることを 条件に、アップカウンタUCNTιιιのカウント動作を 開始させ、またリセット信号RESETおよび桁上げ信 号CARRYがORin を介して入力されると、アップ カウンタUCNT141 のカウント動作を無効とするため のものである。

【0039】なお、データ入力装置10から出力するデ ータを基準パルスBimと信号パルスSi とのパルス関隔 30 T: 'tで表す理由は、後述するシナプス結合荷重 Wii, Wiz,・・・, Wii,・・・, Wii が信号パルスSi の遅 延時間Tiīt, Tiīt,…, Tiīt,…, Tiītにより 表されるので、その乗算(ここでは対数変換されている ので加算)を容易とすることにある。また、信号パルス S; と基準パルスBioとのパルス関隔T; 'tが0tか らでなく1tとされているのは、後述のニューロン演算 部23:,23:,・・・,23:,・・・,23:のフリップフロ yJFF23111, FF23112, ..., FF23111, ,..., FF S, ', DS₂', ···, DS₁', ···, DS₁' とが同 時に入力され、セットとクリアを同時に行う矛盾を回避 するためである。

【0040】演算装置20の構成

【0041】図4は、演算装置20の具体的構成を表す ものである。演算装置20では、入力端S1, S2,・・・, S 1,..., S. に対しデータ入力装置10から入力された 信号パルス S1, S2, ・・・, S1, ・・・, S1 を、複数の二ュ 一ロン演算部(以下、b個として説明する)231,23 2, ・・・, 23, , ・・・, 23, にそれぞれ分配し、各二ユー 50 12, とは、その交差部近傍において接続ライン213

ロン演算部231,231,…,231,…,231, …, の演算をしたのちその結果を演算装置30に対して出力 する。

10

[0042] 演算装置20は、各入力端S1,S2,・・・,S i,…, S. とb個のニューロン演算部 2 31, 2 31, ·· ・, 23, , ・・・, 23, の各入力増とをそれぞれ互いに接 統するための配線21と、各入力端S1, S2,・・・, S1 ,・ ・・, S. と各ニューロン演算部231,232,・・・,2 3, ,..., 23, との間にそれぞれ挿入された a×b 個 1:41 の出力を"0"とすることによりアップカウンタ 10 のシナプス結合演算部 2 2:1, 2 2:2,・・・・, 2 2:1,・・ ·, 221, ; 2221, 2222,···, 2221,···, 2 2_{23} ; 2_{11} , 2_{12} , ..., 2_{11} , ..., $2_{2_{13}}$; 2_{2} 11, 22,2,・・・, 22,3,・・・, 22,3と、所定のシナブ ス結合演算部2211, 2211,・・・, 2211,・・・, 2 211; 221, 221, ..., 221, ..., 221; 22 11, 2212, ..., 221, ..., 2211, 2 2,2, ***, 22,1,***, 22,1の出力を入力とし所定の 演算を行うためのb個のニューロン演算部231,232, ···, 23, ,···, 23, とを備えている。各入力端S1, 接続されており、桁上げ信号CARRYおよびリセット 20 $S_1, \cdots, S_1, \cdots, S_n$ は、データ入力装置 10 の出力 端 V_1 , V_2 , ····, V_1 , ····, V_4 (すなわちアップカウン 夕UCNT1:,UCNT12,···,UCNT1:,···, U CNT1、の各出力端)に1つづつ接続されている。 [0043] 配線21は、一端部が各入力端S1, Sz, ·· ·, S, ,···, S。 に1つづつ接続された a 本の入力ライ ン2111,2112,…,2111,…, 2111 と、ー 端部がニューロン演算部231,231,···,231,···, 2 3、の入力端に1つづつ接続されたb本のデータパス ライン2121,2121,…,2121,…,2121と を備えている。各入力ライン2111,2112,…,21 1, ,…, 211, は、各データバスライン212, 2 12,,…,212,,…,212,に対しそれぞれ交差 するように配設されている。この、各入力ライン211 1,2112,…,2111,…,2111 は、それぞれ実 質的に平行に配設されていることが好ましい。また、各 データパスライン2121,2122,···,2121,···, 2 1 2.は、それぞれ実質的に平行に配設されているこ とが好ましい。更に、各入力ライン211,,2112,… ・, 211, ,・・・, 211, と各データパスライン212 2311b (図7参照) に基準パルスB10と各信号パルスD 40 1,2122,…,212,,…,2126 とは、互いに格 子状に交差していることが好ましい。

【0044】なお、各入力ライン2111,2112,…。 211, ,…, 211, と各データパスライン2121, 2121, …, 2121, ,…, 2121 とは、それぞれ同 一の構成により接続されているので、ここでは入力ライ ン211、とデータパスライン212、との接続部分の 構成を代表して説明する($i=1, 2, \cdots, a; j=$ 1, $2, \dots, b$).

[0045] 入力ライン211: とデータパスライン2

1. により互いに接続されている。この接続ライン213 1. には、シナプス結合演算部221,が、直列に挿入されている。また、データパスライン212, とシナプス結合演算部221,との間には、ワイヤードORを形成するためのオープンコレクタ出力のインパータ2141,が、接続ライン2131に対し直列に挿入されている。従って、データパスライン212,の適宜な位置には、データパスライン212,に出力をする各インパータ2141,21421,・・・・、2141,・・・・・、21411の共通負荷(すなわちプルアップ抵抗)215,が接続されてい 10る。

【0047】シナプス結合演算部22i」は、シナプス結合演算手段としての機能を有する。ここでは、データ入力装置10から入力された信号パルスSiをシナプス結合荷重Wi」に対応した時間Ti」tだけ遅延させることにより、所定のシナプス結合荷重Wi」の乗算をする。このシナプス結合演算部22i」は、シナプス結合荷重Wi」が0以外のときに信号パルスSiを所定の時間Ti」tだけ遅延させるための遅延素子221」と、シナプス結合荷*30

 $T_{ij} = -5.0 \times 1.0 g_{i0} | W_{ij} | + 1.0.0$ (W_{ij} ≠ 0) $T_{ij} = | W_{ij} |$ (W_{ij} = 0)

【0050】 開閉スイッチ22211は、接続ライン21 3.1 に対し直列に挿入されており、シナプス結合荷重W ョが0のとき接続ライン213」を遮断し、シナプス結 合荷重Wiiが0以外のとき接続ライン213ijを接続す るよう、制御装置50により制御されている。これは、 シナプス結合荷重Wijが0のときの遅延時間Tijtを無 限大とし、信号パルスDS」をシナプス結合演算部22 」の出力としてインパータ214」に向かって(すなわ 40 ちニューロン演算部23, に向かって) 出力しないよう にするためである。これにより、シナプス結合荷重Wij が0のときの乗算を容易に実行できる。なお、シナプス 結合演算部221」において信号パルス51を遅延する時 間Tı, t (すなわち遅延素子2211)と開閉スイッチ2 2 2 i, とにより遅延する時間) とシナプス結合荷重Wij との対応関係を、表2に示す(各値は10進数にて表示 する)。また、シナプス結合荷**重W**」に0を設定しない 場合には、この開閉スイッチ222以は必要ない。

[0051]

* 重Wijが0のときに信号パルスSiを無限時間遅延させるための開閉スイッチ222ijとを備えている。すなわち、シナプス結合荷重Wijは信号パルスSiを遅延させる時間Tijtにより表現されており、シナプス結合荷重Wijの乗算は信号パルスSiの遅延により実行されるようになっている。これにより、シナプス結合演算部22ijのゲート数は、乗算器を用いて乗算を行う場合に比べ大幅に削減される。

12

【0048】遅延素子22111は、接続ライン21311 に対し直列に挿入されている。遅延素子22111には、 入力端INに入力された信号パルスS」を設定端D。~ D.に設定された時間Tijtだけ遅延させて出力端OU Tから出力するプログラマブル遅延素子が用いられる。 これは、遅延時間Tijtを学習により任意に変更可能と するためである。遅延時間Tijtは、設定端Do~Do に遅延時間Tijtの係数Tijが制御装置50から入力さ れたのち書込端WTに書き込みパルスが制御装置50か ら入力されることにより設定されるようになっている。 遅延時間Tijtの係数Tijは、シナプス結合荷重Wijを 20 対数変換したものであり、シナプス結合荷重Wijと式2 に示す関係を有している。式2において、シナプス結合 荷重Wı」を対数変換する理由は、シナプス結合荷重Wı」 の乗算処理を加算処理に変換することにある。また、シ ナプス結合荷重W.,について絶対値をとっているのも、 同一の理由による。なお、本実施例では、シナプス結合 荷重Wijを-100~100の間で設定し、遅延時間T ii tが100t~0tとなるように、式2の係数を定め ている。

【表2】

【式2】

[0049]

漫延時間 Tijt
Ot
50t
100t
∞ (無限大)
100t
50t
:
Ot

(各種は10進数にて表示)

【0052】図6は、ニューロン流算部231,231,・・・、231,・・・、235の簡単な初成を表すものである。なお、各ニューロン流算部231,232,・・・、235は、それぞれ同一の构成を有しているので、便宜上ここでは、ニューロン液算部231を代表して脱明する。

【0053】ニューロン演算部23, では、データパス ライン212, を介して入力された信号パルスDS, * を頂次加算または記算したのちしきい値を認算してから*

$$V_{i}' = g \left(\sum_{i=1}^{i=n} W_{ij} \times R_{12i} - h \right)$$

☆その結果についてシグモイド関数変換をする。その演算式は、式3に示すとおりである。なお、信号パルスDS
, は、W₁, × R₁, (i = 1, 2, ···, a) を対数変換したものの絶対位を衰しているので、式3のW₁, × R₁, の加算は信号パルスDS, ・を指数変換したものを関次加算または減算することにより選成される。

14

[0054] [式3]

Vj': 漬算結果 (対致変換していないニューロン) 放算部23jの出力データ

g ;シグモイド興致

R121: データ入力装配 10 のレジスタ 12i の保持データ

h:しきい値

【0055】ニューロン流算部23;は、信号パルスDS;・と基準パルスBioとのパルス問際T;・tにより表現されたデータを指放変換するための変換回路231 20」と、変換回路231,の出力を頂次加算または減算するための加設算回路232;と、加強算回路232;の演算結果に基づきシグモイド関級変換を行うためのシグモイド特性流算回路233;の流算結果に応じてパルスを発生するためのパルス発生回路234,とを仰えている。すなわち、本実施例においては、加減算回路232;とシグモイド特性演算回路233;とによりニューロンモデルを実現している。

【0056】図7は、変換回路231,の构成を表すも 30 のである。変換回路231,は、信号パルスDS, * と 基甲パルスB, * とのパルス間隔T, * tにより表現されたデータを2違数による表現に変換する2進数変換手段としてのカウンタ2311,と、カウンタ2311,により測定されたカウント位CNT。 ~ CNT, を指数変換する指数変換手段としてのルックアップテーブル2312,とを切えている。

ウント開始時のカウント位 "11001001" は、信 母パルスDS; ・ と基皐パルスBioとのパルス間隔T; ・ tが最大201tであることに基づいて定められている。

[0058] カウンタ2311; は、また、ダウンカウ ンタDCNT21111 のカウント有効端ENABLEに出 カ坳Qが接続されており、倡号"1"を出力することに よりダウンカウンタDCNTzzzzz のCLOCK信号を 立ち上げ、信号"0"を出力することによりダウンカウ ントを停止させるフリップフロップFFュュュ」 を聞えて いる。フリップフロップFF21111 は、制御装配50か ら入力増SETに基準パルスB10が入力されるとその内 部状娘が"1"に設定され、OR23111 から入力的CL EARに信号が入力されると内部状線が"0"に設定さ れるようになっている。ORxxxx は、第1の入力均に データパスライン212」が、第2の入力増に制御装置 50が、第3の入力端にダウンカウンタDCNT23111 の出力対BORROWが接続されており、信号パルスD S」・、リセット信号RESETおよび桁借り信号BO RROWを通過させるようになっている。すなわち、フ リップフロップFFxxxx は、基率パルスBioが入力さ れると、ダウンカウンタDCNTzzzzz のカウント助作 を図始させ、倡号パルスDS; * , リセット倡号RES ETまたは桁借り信号BORROWがOR:1111 を介し て入力されると、ダウンカウンタDCNTュュュュ のカウ ント功作を無効とするためのものである。

【0059】信号パルスDS, ・ と基年パルスB: 。 との パルス間隔下, ・ t と、ダウンカウンタDCNT::::: のカウント値CNT。 ~ CNT: との関係は、表3に示 すとおりとなる(各値は10進致にて表示する)。

[0060]

【表3】

信号パルス DSj [®] と 基準パルス B10との パルス間隔 Tj [®] t	カウント値 CNT23115 (アドレス)	アドレスに格納 するデータLT2312j
1t	201	10000
•	•	•
•	•	
•	•	•
51t	151	1000
•	•	•
•	•	
1016	101	100
•	•	
•	•	•
•	•	!
151t	51	10
•	•	,
•	•	
•	•	1 :
201t	1] 1
無限大(信号パルスなし)	0	0

(各値は10進数にて表示)

【0061】ルックアップテーブル2312。は、メモ リRAMニッニュ゙ により構成されている。このメモリRA 20 接続されている。また、選択回路2321;の一方の入 M23121 は、ダウンカウンタDCNT23111 のカウント 山力端Q。 ~Q, にアドレス入力端AD。 ~AD, が接 統されており、アドレス入力端AD。~AD』にアドレ ス(すなわちカウント値)CNT。~CNT,が入力さ、 れると、アドレスCNT。~CNT,に格納されたデー タレT。~LT13をデータ出力端D。~D13から出力す るものである。メモリRAMssizi の各アドレスCNT 。~CNT,に格納されるデータLT。~LT!」は、力 ウント値CNT。~CNT,と式4に示す関係を有して いる。その対応関係を表3に表す。ここで指数変換を行 30 うのは、対数変換されているW1, R121, W2, R122, ***, W: R::: W: R:: をもとにもどすためであ

[0062]

【式4】

 $LT_{2312j} = 10$ (CNT_{2311j} - 1) /50

LT2312j ; アドレスに格納するデータ CNT2311i: アドレス

【0063】図8は、加減算回路232」の構成を表す 40 ものである。加減算回路232,は、一方の入力端A。 ~Aisへの入力または他方の入力増B。~Bistsへの入 カのいずれか一方を出力とするための選択回路2321 」と、一方の入力端A。~A:3+3への入力を他方の入力 端B。~B:3・aへの入力に対し加算または減算するため の加減算器2322, と、加減算器2322, の出力を 保持するためのレジスタ2323」とを構えている。

【0064】選択回路2321」は、入力端A。~A:: への入力または入力端B。~Bussへの入力のいずれを 出力とするかを選択するための選択塔SELECTを有 50 されるとその時データ入力端Do ~Diss.に入力されて

している。この選択端SELECTは、制御装置50に 力端A。~Aュゥには、変換回路231」の出力LTゥ~ LT1gが入力されるように変換回路231』の山力端D 。 ~ D11 が接続されている。選択回路2321」の他方 の入力端B。~B:3+3には、制御装置50に記憶された しきい値H。~H:3+xが入力されるように制御装置50 の出力端が接続されている。

【0065】加減算器2322;は、入力増A。~A 13+2への入力を入力端B。~B:3+2への入力に対し加算 するのか減算するのかを指示するための制御端ADD/ SUBを有している。この制御端ADD/SUBは、制 御装置50に接続されており、シナプス結合荷重Wij, Way,・・・, Wij,・・・, Wijが正の値のときは加算を指示 し、負の値のときは減算を指示するように制御されてい る。また、加減算器2322,の一方の入力端A。~A 13+8には、選択回路2321」の出力が入力されるよう 選択回路2321」の出力端Y。~Yュュ+ュが接続されて いる。加減算器23221 の他方の入力端B。~B13+a には、レジスタ2323」の出力R。~R:3+。が入力さ れるようレジスタ2323」の出力端Q。~Q:2+1が接 続されている。なお、この加減算器2322」は、14 ピットのデータについても回加算または減算をおこなう ので、オーパーフローを生じないように、14+mビッ トが必要とされる。mは式5により求められる値であ る.

[0066]

【式5] m=log; b

【0067】レジスタ2323」は、クリア端CLEA Rに信号CLR_REGが入力されると内部の保持デー タがクリアされ、書込端WTに信号WT_REGが入力

THIS PAGE BLANK (USPTO)

いるデータを内部に保持する記憶素子である。クリア鳩 CLEARおよび書込端WTは、ともに制御装置50に 接続されている。また、データ入力端D。~Diseaは、 加減算器2322, の出力違S。~S:3+3に接続されて

【0068】図9は、シグモイド特性演算回路233; の構成を表すものである。シグモイド特性演算回路23 3; は、メモリRAMini」により構成されている。この メモリRAM2331は、加減算回路2321のレジスタ2 3 2 3」の出力端Q。 ~Q:3+。にアドレス入力端AD。 *10 【式6】

 $D_{2333} = 5.0 \times 1.0 g_{10} \{g (R_{23231})\} + 2.6$

 $=5.0 \times log_{10} [1/\{1+exp(-R_{23231})\}] + 2.6$

 $(g(R_{2121}) \neq 0)$

 $(g(R_{2121})=0)$

 $D_{211j} = g(R_{2121j})$

:シグモイド関数

D1111 ; アドレスに格納するデータ

Rzzzzi ; アドレス (但し下m桁は切り拾てる)

【0070】式6中のgは、シグモイド関数であり、図 10に示す特性を有している。すなわち、シグモイド関 数gは、加減算回路232」のレジスタ2323の保持 20 データR。~R11+1を0~100の間の適宜な値に変換 することになる。また、レジスタ2323,の山力R。 ~R13+aのうちRo ~Ro-1 を使用しない理由は、演算 精度に影響を与えることのない下位の桁の値を切り捨て ることにより、演算を簡素化することにある。なお、シ グモイド特性演算回路233, では、式6に示すとお り、対数変換も同時に行っており、対数変換手段として の機能も有している。これは、演算装置20がデータ入 力装置10と同様に、基準パルスB20に対して遅延させ た信号パルスS」により出力を行うためである。式6に 30 1,332, ***,331, ***, 33. とを備えている。各入 よる対数変換は、データ入力装置10のルックアップテ ープル13,の式1による対数変換と同一である。

【0071】図11は、パルス発生回路234」の構成 を表すものである。パルス発生回路234;は、パルス 発生手段としての機能を有し、シグモイド特性演算回路 233」の出力値G。~G。から"1111111" (10進数で127) までカウントアップを行い信号パ ルスS。出力するためのものである。その構成は、デー タ入力装置10のパルス発生回路14; と同一であるの 一の符号を付して、その詳細な説明は省略する。

【0072】演算装置30の構成

【0073】図12は、演算装置30の構成を表すもの である。演算装置30では、入力端S1, S2, ・・・, S1, ・ ·・, S。に対し演算装置20から入力された信号パルス S1, S2, ・・・, S1, ・・・, S1 を、複数のニューロン演算 部(以下、c 個として説明する)331,332,・・・,33 1,…,33。にそれぞれ分配し、各二ューロン演算部 331,332,…,331,…, 33 で所定の演算をし たのちその結果を表示装置40に対して出力する。

*~AD::が接続されており、アドレス入力端AD。~A Dis にアドレスR。 ~Rise が入力されると、そのアド レスR。~R13+aに格納されたデータD。~D。をデー 夕出力端D。~D。から出力するものである。メモリR AM:111の各アドレスR。~R:111に格納されたデータ Do ~Do は、アドレス(すなわちレジスタ2323) の保持データ) R. ~ R13+3値と式6に示す関係を有し ている。 [0069]

18

【0074】演算装置30は、演算装置20と同様に、 各入力端S1, S2, ***, S; , ***, S, とc個のニューロ ン演算部331,332,…,33,,…,33,, …,33。の各入力 端とをそれぞれ互いに接続するための配線31と、各入 力端Sィ, Sュ, ・・・, Sょ , ・・・, Sょ と各ニューロン演算部 331,331,…,331,…, 33. との間にそれぞれ 挿入されたb×c個のシナプス結合演算部3211,32 $12, \dots, 32_{1k}, \dots, 32_{1k}; 32_{21}, 32_{22}, \dots, 3$ $2_{2k}, \dots, 3_{2k}; 3_{2k}, 3_{2k}, \dots, 3_{2k}, \dots,$ 3211; 3211, 3212, ..., 3211, ..., 3211 ... 所定のシナプス結合演算部3211, 3212,***, 3 $2_{11}, \dots, 3_{2n}; 3_{2n}, 3_{2n}, \dots, 3_{2n}, \dots,$ 3 22: ; 3 211, 3 212, ..., 3 211, ..., 3 21: ; 3 211. 3 212. *** 3 211. *** 3 21. の出力を入力と し所定の演算を行うための c 個のニューロン演算部33 カ端S1, S2, ・・・, S), ・・・, S, は、演算装置20の出 カ境 V1, V1,・・・・, V1,・・・・, V1 (すなわちアップカウ ンタUCNT2341, UCNT2342, ***, UCNT2341, ・・・, UCNT2141 の各出力端)に1つづつ接続されてい る。

【0075】配線31は、入力ライン3111,3112, ···, 311, ,···, 211, の本数がb本に、データバ スライン312:,312:,…,312:,…,312:,…,312: の本数がc本に、その他の構成要素についてもそれに対 で、同一の構成要素については、添字をフォィフと変えた同 40 応して数が変更されたことを除き、演算装置20の配線 21と同一の構成を有している。

> 【0076】シナプス結合演算部3211, 3212,***, 3 212, ..., 3 212; 3 221, 3 222, ..., 3 222, ... \cdot , 32₂₁; 32₁₁, 32₁₂, \cdots , 32₁₁, \cdots , 3 21,; 32,1, 32,2, ..., 32,1, ..., 32,1, ... の数がb×c個に変更されたことを除き、演算装置20 のシナプス結合演算部221」と同一の構成をそれぞれ有 している。

【0077】図13は、ニューロン演算部331,332, 50 ・・・,33,,・・・,33.の簡単な構成を表すものであ

THIS PAGE BLANK (USPTO)

る。各ニューロン演算部33:,33:,…,33:,…,33:,…,33:,…,33:は、それぞれ同一の構成を有しているので、便宜上ここでは、ニューロン演算部33:を代表して説明する。

【0078】ニューロン演算部33、は、シグモイド特性演算回路333、で行われる演算の内容が相違し、かつパルス発生回路を備えていないことを除き、演算回路20のニューロン演算部23、と同一の構成を有している。パルス発生回路を備えていないのは、演算装置30は表示装置40に対し出力を行い、表示装置40ではそ 10の表示を行うのみだからである。

【0079】シグモイド特性演算回路333。は、演算回路20のシグモイド特性演算回路233」と同様に、メモリRAM3331により構成されている。このメモリRAM3331の各アドレスR。~R1341に格納されたデータDo~Doは、各アドレスR。~R1341に格納されたデータDo~Doは、各アドレスR。~R1341に格納されたデータDo~Doは、各アドレスR。~R1341に持数変換を行わないことを除き、式6と同一である。対数変換を行わない理由は、バルス発生回路を備えていない理由と同一である。

[0800]

 $[\vec{x}7]$ D₃₃₂₄ = g (R₃₃₂₃₄) = 1 / {1 + e x p (-R₃₃₂₄₄)}

g ;シグモイド関数

Dini: ;アドレスに格納するデータ

Rsszss: ;アドレス (但し下n桁は切り拾てる)

【0081】表示装置40の構成

【0082】表示装置40では、入力増 I1, I1, …, I1, …, I2, …, Ic に対し演算装置30から入力された信号パルス I1, I2, …, I2, …, Ic を、適宜の手段により 30表示する。表示装置40には、ディスプレイやプリンタなどの適宜の手段が用いられる。その入力増 I1, I2, …, I2, …, I2, …, I2, …, G2, …, G3, …, G4, …, RAM3331, RAM333

【0083】 創御装置50の構成

【0084】制御装置50は、演算装置20,30に対しそれぞれ供給するデータを配憶するための記憶回路と、データ入力装置10,演算装置20,30および表 40 示装置40をそれぞれ制御するための制御信号を発生する制御信号発生回路とを備えている。記憶回路は、各シナプス結合演算部22,32に対応したシナプス結合荷重Wを記憶するためのメモリと、シナプス結合荷重Wを式2の対数変換するためのルックアップテーブルとを備えている。

【0085】(第1の実施例の作用)次に、第1の実施例について、その動作および寝算速度について説明しつつ、その作用を説明する。

【0086】初期準備動作

【0087】本実施例のニューラルネットワークは、その処理動作に先立ち、制御装置50により、リセット信号RESETおよびセット信号SET_DCNT、SET_UCNT、CLR_REGが発生される。これにより、データ入力装置10および演算装置20、30のフリップフロップFF、アップカウンタUCNT、ダウンカウンタDCNTおよびレジスタは、初期状態にそれぞれ設定される。また、データ入力装置10および演算装置20、30のメモリRAMならびに制御装置50の記憶回路には、それぞれの構成の説明において説明した所定のデータが記憶される。

20

【0088】処理動作

【0089】初期準備動作が終了すると、本実施例のニューラルネットワークは、制御装置50の指示により、まずデータ入力装置10が、識別対象(例えば、アルファベットの1文字)を認識し、そのデータを演算装置20に対して出力する。次いで、演算装置20が、その入力に基づき所定の演算を行い、その結果を表示装置40に対して出力する。 最後に、表示装置40が、その入力に基づきその結果を表示する。以下、各装置における処理動作について、それぞれ説明する。

【0090】データ入力装置10での処理動作

【0092】各レジスタ121,121,・・・,121,・・・,121,・・・,121,・・・,121,・・・,111,\cdot・・,111,\cdot\cdot・,111,\cdot\cdot,111,\cdot,111,\cdot,111,\cdot,111,\cdot,111,\cdot,111,\cdot,111,\cdot,111,\cdot,111,\cdot,111,\cdot,111,\cdot\cdot,111,

【0093】各ルックアップテーブル131,132,···, 131,···, 13. は、各レジスタ121,121,···,1 21,···, 12. からアドレス(すなわち保持データ) Ro~Roが入力されると、そのアドレスRo~Roに 格納されたデータLTo~LToを読み出し、各アップ カウンタUCNTial,UCNTial,···,UCNTial,··· 、UCNTialに対して出力する。これにより、各レ ジスタ121,122,···,121,···,120の保持デー タRo~Roが対数変換される(ステップS103)。 【0094】各アップカウンタUCNTial,UCNT

50 142, ···, UCNT141 , ···, UCNT141 は、制御装置

50からSET_UCNT信号を受信すると、各ルック アップテーブル131,132,…,131,…,131,00 出力データLT。~LT。をデータ端D。~D。に読み 込む (ステップS104)。

【0095】次いで、1つのパルス発生回路14に制 御装置50から基準パルスB10が発信され、フリップフ ロップFFin の入力端SETに入力されると、フリッ プフロップFF141 はその内部状態が"1"に設定さ れ、AND 1141 に出力端Qから信号 "1" を出力しは じめる (ステップS105).

【0096】このとき、ルックアップテーブル13,の 出力信号して。~して、がすべて"0"であると(ステ ップS106;Y)、AND 2141 はAND 1141 に対 して信号"0"を出力するので、AND 1:11 はアップ カウンタUCNT141 の有効端ENABLEに信号 "0"を出力する。アップカウンタUCNT::: は、有 効端ENABLEに信号"0"が入力されると、カウン ト動作を無効とする (ステップS107) . すなわち、 アップカウンタUCNTin は、演算装置20に対して 信号パルスS」を出力しない。

【0097】逆に、ルックアップテープル13、の出力 信号LT。~LT。がすべて"0"でないと(ステップ S106;N)、AND 2141 はAND 1141 に対して 信号"1"を出力するので、AND1:41 はアップカウ ンタUCNT141 の有効端ENABLEに信号"1"を 出力する。アップカウンタUCNT141 は、有効端EN ABLEに信号 "1" が入力されると、CLOCK信号 を立ち上げ、入力端D。~D。に入力されたカウント値 (すなわちルックアップテーブル13: の出力データ) (a)(b) 参照)。適宜の時間経過ののち、アップカウ ンタUCNT: は、カウント値が"1111111" となると、桁上げ信号CARRYを"0"から"1"と し、出力端CARRYから演算装置20に対して桁上げ 信号CARRYを出力しはじめる(図16(c)参 照)。アップカウンタUCNTiai は、また、桁上げ信 号CARRYをORia を介してフリップフロップFF 141 に出力し、その内部状態を"0"に設定する。フリ ップフロップFF141 は、AND 1141 を介してアップ カウンタUCNT:41 の有効端ENABLEに信号 40 "O" を出力し、アップカウンタUCNTin のカウン ト動作を無効とする。これにより、アップカウンタUC NT: 11 は、桁上げ信号CARRYを "1" から "0" とし、演算装置20に対して桁上げ信号CARRYの出 力を停止する。従って、アップカウンタUCNT 141 は、信号パルスSi を基準パルスBioから所定の時 間遅延させて、演算装置20に対し出力することにな る。これにより、対数変換されたレジスタ12,の保持 データが、2進数による表現から信号パルスS」と基準 パルスB10とのパルス間隔T: 'tによる表現に変換さ 50 22

れる。この信号パルスS。は、データ入力装置10の出 カ端V, から演算装置20に対して出力される(ステッ プS108)。ちなみに、図16では、ルックアップテ ープル13、の出力が"1111100"である場合を 表している.

[0098] 1つのパルス発生回路14, に制御装置5 0から基準パルスBieが発信されて所定の時間の経過の のち (ステップS109:Y)、次の1つのパルス発生 回路14:+1 に制御装置50から基準パルスB10が発信 されると、次の1つのパルス発生回路141+1 も1つの パルス発生回路14, と同様にステップS105~ステ ップS108の動作をする。このようにして、全てのパ ルス発生回路14,14,…,14,, , , 14, が動 作する(ステップS110)。なお、基準パルスB 10は、一定の間隔で発生されていることが好ましい。ま た、この間隔は、202 t以上であることが好ましい。

[0099] 演算装置20での処理動作

[0100] 図17および図18は、演算装置20での 処理動作の流れを表すものである。なお、各シナプス結 20 合演算部2211, 2211, ..., 2211, ..., 2211 およ び各ニューロン演算部231,232,…,231,…,2 3、は、基準パルス Bio および1 つの信号パルス Si が 入力されると、それぞれ平行して同様の処理を行うの で、ここでは、シナプス結合演算部22;;およびニュー ロン演算部23」を代表して説明する。

[0101] 演算装置20では、まず、各ニューロン演 算部 2 31, 2 32, ・・・, 2 3, ,・・・, 2 3, の各変換回路 2311,2312,・・・,2311,・・・,2316 に制御装 置50から基準パルスBioが発信される。この基準パル $LT_{ullet} \sim LT_{ullet}$ からアップカウントを開始する(図16 30 ス B_{10} は、データ入力装置10のフリップフロップFF141 に制御装置50から発信された基準パルスB:0と同 ーである。変換回路231; のカウンタ2311; で は、フリップフロップFF2311」の入力端SETに基準 バルスBioが入力される。フリップフロップFF23111 は、そのの内部状態が"1"に設定され、ダウンカウン 夕DCNT2111」の各有効端ENABLEに信号"1" を出力しはじめる。 ダウンカウンタDCNT23111 は、 これにより、CLOCK信号を立ち上げ、"11001 001"からダウンカウントをそれぞれ開始する(ステ ップS201).

> 【0102】適宜の時間の経過ののち、データ入力装置 10から信号パルスS: が演算装置20の入力端S: に 入力されると、入力ライン211:および各接続ライン 21311, 21312,…, 21311,…, 21311老介 して各シナプス結合演算部2211, 2212,***, 2 211,・・・, 2211に信号パルスSi が入力される(ステ ップ5202).

> 【0 1 0 3】シナプス結合演算部2 211の遅延素子2 2 1...は、入力増INに信号パルスS. が入力されると、 設定された遅延時間Tijtだけ信号パルスSi を遅延さ

せて、出力端OUTからインパータ214」に対して信号パルスDS」を出力する(図16(d)参照;ちなみに、図16では、遅延時間 T_{11} tが4 tである場合について表している)。これにより、シナプス結合荷重 W_{11} の乗算が行われる(但し、 $W_{11} \neq 0$)(ステップS203)。従って、シナプス結合荷重 W_{11} の乗算を信号パルスS」の遅延のみで簡単に実行でき、シナプス結合演算部22」のゲート数を削減できる。

【0104】このとき、シナプス結合荷重Wijが0であると(ステップS204;Y)、開閉スイッチ222ij 10 001001"を読み込む。は、制御装置50の制御により接続ライン213ijを選
断し、信号パルスDSijをインパータ214ijに対して出力が入力されると、その、シナプス結合荷重Wijが0でないと(ステップS204;N)、開閉スイッチ222ijは、制御装 値CNT。~CNT、(すが置50の制御により接続ライン213ijを遮断せず、信
号パルスDSijをインパータ214ijに対して出力するようにする。 【0109】加減算回路2:3

【0105】インパータ214」は、シナプス結合演算 20 部221」の出力が入力されると、信号を反転し、データパスライン212」を介してニューロン演算部23」に対し信号パルスDS」・を出力する(ステップS206)。

【0106】ニューロン演算部23,の変換回路231 」では、カウンタ2311」のORュュュ」に信号パルス DS」・が入力されると、OR:iii がフリップフロッ プFF2311; のCLEAR嬉に信号"1"を出力する。 これにより、フリップフロップFFzzzzz の内部状態が "0"に設定され、ダウンカウンタDCNT2:111 の有 30 効端ENABLEに出力端Qから信号"0"を出力しは じめる。ダウンカウンタDCNTsatts は、有効端EN ABLEに信号"0"が入力されると、カウント動作を 終了する。なお、データ入力装置10から信号パルスS が出力されなかった場合およびシナプス結合演算部2 211から信号パルスDS11が出力されなかった場合は、 信号パルスDS: * がOR23111 に入力されないので、 ダウンカウンタDCNT23111 は "00000000" までダウンカウントを行う。ダウンカウンタDCNT 23111 は、カウント値が"0000000"となると 40 桁借り信号BORROWを "0" から "1" とし、出力 端BORROWから桁借り信号BORROWをOR 3311) を介してフリップフロップFF:311) に出力し、 その内部状態を"O"に設定する。フリップフロップF F23113 は、ダウンカウンタDCNT23113 の有効端E NABLEに出力端Qから信号"0"を出力し、ダウン カウンタDCNT2311; のカウント動作を終了させる。 これにより、カウント値CNT。~CNT, (すなわち 信号パルスDS; * と基準パルスBioとのパルス間隔T ı t) が求められる (ステップS207) (図16参 50

24

照;ちなみに、図16では、遅延時間T; * tが7tであり、カウント値CNT。~CNT;が"110000 11"(10進数では195)である)。

【0108】ルックアップテーブル2312」は、ダウンカウンタDCNT23111」からカウント値CNT。~CNT、が入力されると、そのアドレスCNT。~CNT、に格納されたデータLT。~LT11を読み出し、加算回路232」に対して出力する。これにより、カウント値CNT。~CNT、(すなわちパルス間隔T」・tの係数T」・)が指数変換され、対数変換された状態が解除される(ステップS208)。

【0109】加減算回路232,の選択回路2321; け、ルックアップテープル2312,の出力データLT。 ~LT1sが入力端A。~A1sに入力されると、そのまま出力端Y。~Y1staから加減算器2322;に対してデータLT。~LT1sを出力する(ステップS209)。

【0110】加減算器2322,は、選択回路2321 」からデータLT。~LT:3が入力端A。~A:3+aに入 カされると、レジスタ2323」から入力端B。~B 13+1にその保持データR。~R11+1を読み出す。そのの ち、加減算器2322; は、制御装置50から制御端A DD/SUBへ入力された制御信号により加算か減算か を決定し、入力端A。 ~Aistaに入力された入力データ LT。~LT:1をレジスタ2323; の保持データR。 ~R:1:に対し加算または減算する(ステップS21 0)。なお、最初の信号して。~していを処理するとき は、レジスタ2323」の保持データR。~Rは・・・がゼ ロであるので、加減算器2322,は、入力増A。~A 13+2への入力データして。~して12をゼロに加算または 減算することになる。また、加減算器2322; の入力 端A。~Aiii。にデータLT。~LTiiが入力される際 には、データレT。~レT」、の桁数が14であるのに対 し入力端A。 ~A:s+mの桁数が14+mであるので、1 4+1桁以上には"0"が補われる。加減算器2322 」は、このようにして加減算した結果を、出力端S。~ S11・・からレジスタ2323, に対して出力する。

【0111】レジスタ2323, は、加減算器2322, の出力がレジスタ2323, の入力増D。~Diiii に入力されると、書込増WTに制御装置50から制御信号WT_REGを受信することにより、データを内部に保持する(ステップS211)。

50 【0112】ここで、加減算器2322、が信号パルス

S1, S2,····、S1,····、S. にそれぞれ対応する全ての 信号パルスDS」・ について処理を行うまで(すなわち a回処理を行うまで)、シナプス結合演算部221+11, 変換回路231, および加減算回路232, は、次の基 準パルスBioおよび信号パルスSi+i が入力されると、 順次、ステップS201~ステップS211を繰り返し て行う (ステップS212)。

【0113】そののち、加減算回路232, の選択回路 2321; は、入力端B。~Bis+aへの入力を出力に選 (ステップS213)。加減算器2322, は、ステッ プS210と同様にして、レジスタ2323,の保持デ ータR。~R13+3を読み出し、それに対し、しきい値の 減算を行う(ステップS214)。

【0114】レジスタ2323,にしきい値を減算した 後のデータが保持されると、シグモイド特性演算回路2 33, は、レジスタ2323, から保持データR。~R isigを読み出しデータ入力端AD。 ~ADisに入力す る。このとき、アドレスR。~Ris+。のうち下血桁は切 り拾てる。シグモイド特性演算回路233;は、アドレ 20 スR。~Rise。が入力されると、アドレスR。~Rises に格納されたデータDo~Doを読み出し、パルス発生 回路234; に対して出力する。これにより、シグモイ ド関数変換と対数変換がされる(ステップS215)。

[0115] パルス発生回路234; は、制御装置50 からSET_UCNT信号を受信することにより、アッ プカウンタUCNT2341のデータ幣Do ~Do にシグモ イド特性演算回路233」の出力データGa ~Ga を読 み込む (ステップS216)。

【0116】次いで、パルス発生回路234, に制御装 30 置50から基準パルスBioが発信され、フリップフロッ プFF114jの入力端SETに入力されると、パルス発生 回路234,は、データ入力装置10のパルス発生回路 14: と同様にして、信号パルスS; を出力端CARR Yから演算装置30に対して出力する。これにより、演 算装置20の出力増V,から信号パルスS,が演算装置 30に対して出力される(ステップS217)。

【0117】演算装置30での動作

【0118】演算装置30では、シグモイド特性演算回 路3331,3332,…,3331,…, 333. が対数 40 変換を行わないこと、およびパルス発生回路による処理 を行わないことを除き、演算装置20と同様の処理動作 を行う。従って、ここではその詳細な説明は省略する。 なお、シグモイド特性演算回路3331,3332, …,3 331, ..., 333. は、その出力を表示装置 40 に対

[0119] 表示装置40での動作

【0120】表示装置40では、演算装置30から2進 数で表現されたデータ I1, I2,・・・, Iェ,・・・, I c が各 入力端 $I_1, I_2, \cdots, I_N, \cdots$, I_N にそれぞれ入力され SO 器に比べて回路規模を小さくでき、高集積化を図ること

26

ると、そのデータをそれぞれ表示する。例えば、初期設 定においてアルファベット26文字を識別するようにシ ナプス結合荷重Wを設定した場合には、演算装置30か らアルファベット文字に1つづつ対応された26個のデ ータ I が入力され、その中の 1 つが大きな値を示すよう になる。

【0121】演算速度

である。

【0122】ここで、本実施例のニューラルネットワー クの演算速度について説明する。ここにおいては、説明 択し、加減算器2322」に対してしきい値を出力する 10 を簡素化する目的で、データ入力装置10の認識案子1 1の数を1000 (すなわちa=1000), 演算装置 20,30のそれぞれのニューロン演算部23,33の 数を1000 (すなわちb, c=1000), クロック の周波数を200MHz (クロック周期は5ns (すな わち遅延時間の1単位 t=5ns))として説明する。 [0123] まず、データ入力装置10の1つのパルス 発生回路14. が演算装置20に信号パルスS. を出力 するために必要な時間は、信号パルスS」の基準パルス B:。に対する遅延時間が最大101tであるので、10 1にクロック周期5nsをかけた505nsである。次 に、演算装置20の遅延業子22111が信号パルスSi を遅延させるのに必要な時間は、最大100tであるの で、500nsである。よって、演算装置20の変換回 路231、が信号パルスDS、の遅延時間を測定する のに必要な時間は、最大201tすなわち1005ns

> 【0124】また、ニューロン演算部23」では、デー タ入力装置10のパルス発生装置14,が出力する全て の信号パルスS」について処理をするので、ここでは、 1000回処理を行うことになる。よって、それに必要 な時間は、1005nsに1000をかけた1005μ s (すなわち約1ms) である。なお、各ニューロン演 算部231,232,…,231,…,236 はそれぞれ並 列して処理をおこなうので、演算装置20の必要な処理 時間は、この時間と同一であり、1 m s である。よっ て、ニューラルネットワーク全体(すなわち演算装置2 0と演算装置30あわせて)の処理時間は、2msであ

【0125】また、このニューラルネットワークの1秒 間あたりの処理結合数は、結合数が200万(1000 ×1000×2=200万) であるので、200万/2 ms=1GCPS(Giga Connections Per Second) であ る。一般的なニューラルネットワークの1秒間あたりの 処理結合数が、数百MCPS (Mega Connections PerSec ond) であることと比較すると、高速処理が可能となる ことがわかる。

[0126] (第1の実施例の効果)

【0127】このように、本実施例によれば、遅延素子 によりシナプス結合荷重Wの乗算を実行するので、乗算

ができる。また、ニューロン演算回路への入力または出力をパルスにより行うことができ、演算精度を高精度とできる。更に、ハードウェアによりニューラルネットワークを実現でき、高速演算を可能とできる。加えて、遅延素子の遅延時間の設定を容易に変更することができ、すなわちシナプス結合荷重Wを容易に変更できる。

【0128】 (第2の実施例)

【0129】次に、第2の実施例について、その構成および作用を説明する。図19は、第2の実施例に係るニューラルネットワークのための回路の構成を表すもので 10 ある。

【0130】本実施例の回路は、シナブス結合演算を行うためのシナブス結合演算回路60と、ニューロンモデルを実現するためのニューロン演算回路70と、シナブス結合演算回路60とニューロン演算回路70とを接続する配線に対し配設された共通負荷80とを備えている。

【0131】シナプス結合演算回路60は、a個の入力 端S1,S2,···,S1,···,S1 とb個の出力端D S1',DS1',···,DS1',···,DS1'とをそ 20 れぞれ互いに接続するための配線24と、各入力端S1, S2,···,S1,···,S1 と各山力端DS1',D S1',···,DS1',···,DS1'との間にそれぞれ 挿入されたa×b個のシナプス結合演算部2211,22 12,···,2211,···,2211,2211,···,2 211,···,2211,2211,2211,···,22

【0133】ニューロン演算回路70は、b個のニューロン演算部231,231,…,231,…,231を備え 40 ている。このニューロン演算部231,231,…,2 31

28

各ニューロン演算部231,232,···,231,···,23 » とを分離したものである。

【0135】本実施例の回路は、このように、シナプス 結合演算回路60とニューロン演算回路70とを分離し ているので、図20に表すように、これらを複数組み合 わせることにより、ニューラルネットワークの結合数を 自由に増加することができる。

【0136】なお、上記説明では、シナプス結合演算回路60の出力端DS・の数bと、ニューロン演算回路70のニューロン演算部23の数bとを同一として説明したが、これに限るものではなく、ニューロン演算部23の数をcとし、シナプス結合演算回路60の出力端DS・の数bと相違してもよい。

【0137】以上実施例を挙げて本発明を説明したが、本発明は上記実施例に限定されるものではなく、その均等の範囲で種々変形可能である。例えば、本発明は、相互結合型のニューラルネットワークなどを構築した場合にも適用可能である。

[0138]

「発明の効果」以上説明したように請求項1ないし請求 項3配載のニューラルネットワークによれば、信号パルスを遅延させることによりシナブス結合荷重の乗算を実 行するので、(i) 回路規模を小さくでき、高集積化を図 ることができるという効果を奏する。また、(ii)ニューロンモデルへの入力をパルスにより行うことができ、演 算精度を高精度とできるという効果を奏する。更に、(ii) ハードウェアによりニューラルネットワークを実現でき、高速演算を可能とできるという効果を奏する。

【0139】特に、請求項2記載のニューラルネットワ の 一クによれば、シナプス結合演算手段を遅延時間の設定 または変更が容易な遅延素子により構成するので、(Iv) シナプス結合荷重を容易に変更できるという効果を奪す る。

【0140】 更に、請求項3記載のニューラルネットワークによれば、シナプス結合演算手段が開閉スイッチをそなえているので、(v) シナプス結合荷重がゼロであっても容易に対応可能とできるという効果を奏する。

【0141】また、請求項1ないし請求項8配載のシナプス結合演算回路によれば、(vi)ニューロンモデルへの各入力に対するシナプス結合荷重の乗算を信号の遅延により実行することができるという効果を奏する。すなわち、このシナプス結合演算回路を用いることにより、上記(i)~(iii)の効果を奏するニューラルネットワークを編築できるという効果を奏する。

【0142】特に、請求項7記載のシナプス結合演算回路によれば、上記(iv)の効果を奏し、更に、請求項8記載のシナプス結合演算回路によれば、上記(v)の効果を奏する。

【0143】加えて、請求項5または請求項6配載のシ 50 ナプス結合演算回路によれば、データパスラインにより

すくなくとも1以上のシナプス結合演算手段からの出力 を1つにまとめるので、(vii) 配線の数を減少できると いう効果を奏する。すなわち、配線を簡素化でき、回路 の設計を容易とできるという効果を奏する。

【0144】加えてまた、請求項4ないし請求項8記載 のシナプス結合演算回路によれば、(viii)複数結合する ことによりニューロンモデルへの入力数を自由に増加す ることができるという効果を奏する。

【0145】更に、酵水項9のニューロン演算回路によ れば、ニューロンモデルへの入力を2進数に変換したの 10 動作を説明するための流れ図である。 ち指数変換しまたニューロンモデルからの出力を対数変 換したのちパルス信号に変換するので、(ix)シナプス結 合荷重の乗算を信号パルスの基準パルスに対する遅延時 間の加算に変換できるという効果を奏する。すなわち、 このニューロン演算回路を用いることにより、上記(i) ~(iii) の効果を奏するニューラルネットワークを構築 できるという効果を奏する。また、(x) 複数結合するこ とによりニューロンモデルの数を自由に増加することが できるという効果を奏する。

【0146】加えて、請求項10のニューラルネットワ 20 ークのための回路によれば、上記(vi)および(ix)の効果 を奏する。すなわち、この回路を用いることにより、上 記(i) ~(iii) の効果を奏するニューラルネットワーク を構築できるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係るニューラルネット ワークの構成を表すプロック図である。

【図2】図1に示した実施例のデータ入力装置の構成を 表すプロック図である。

【図3】図2に示したデータ入力装置の認識素子、レジ 30 211、311 入力ライン スタ、ルックアップテーブルおよびパルス発生回路のそ れぞれの構成を表す回路図である。

【図4】図1に示した実施例の中間層としての演算装置 の構成を表す回路図である。

【図5】 図4に示した演算装置のシナプス結合演算部の 構成を表す回路図である。

【図6】図4に示した演算装置のニューロン演算部の構 成を表すプロック図である。

【図7】図6に示したニューロン演算部の変換回路の構 成を表す回路図である。

【図8】図6に示したニューロン演算部の加減算回路の 構成を表す回路図である。

【図9】図6に示したニューロン演算部のシグモイド特 性演算回路の構成を表す回路図である。

【図10】図9に示したシグモイド特性演算回路で行う シグモイド関数変換のシグモイド関数の特性を表すグラ フである。

30

【図11】図6に示したニューロン演算部のパルス発生 回路の構成を表す回路図である。

【図12】図1に示した実施例の山力層としての演算装 僧の構成を表す回路図である。

【図13】図12に示した演算装置のニューロン演算部 の構成を表す回路図である。

【図14】図1に示した実施例のデータ入力装置の処理 動作を説明するための流れ図である。

【図15】図1に示した実施例のデータ入力装置の処理

【図16】図1に示した実施例のクロック、基準パルス Bio, 信号パルスSi および信号パルスDSijとの関係 を説明するための波形図である。

【図17】図1に示した実施例の中間層としての演算装 層の処理動作を説明するための流れ図である。


【図18】図1に示した実施例の中間層としての演算装 置の処理動作を説明するための流れ図である。

【図19】本発明の第2の実施例に係る集積回路の構成 を表す回路図である。


【図20】図19に示した実施例の一使用態様を説明す るための構成図である。

【符号の説明】


- 10 データ入力装置
- 11 認識案子
- 12 レジスタ
- 13 ルックアップテーブル
- 14 パルス発生回路
- 20,30 演算装置
- 21.31,24 配線
- 212, 312 データパスライン
- 22,32 シナプス結合演算部
- 221, 321 遅延素子
- 222, 322 関閉スイッチ
- 23, 33 ニューロン演算部
- 231,331 変換回路
- 2311, 3311 カウンタ
- 2312.3312 ルックアップテーブル
- 232, 332 加減算回路
- 40 233, 333 シグモイド特性演算回路
 - 234 パルス発生回路
 - 40 表示装置
 - 50 制御装置
 - 60 シナブス結合演算回路
 - 70 ニューロン演算回路
 - 80 共通負荷




[図3]




[図4]



[図6]




[図7]





[図11] [四9] ز2333 گرم RAM233) Do Dı Dz ADa 加州東山路 Ds Gs-参加装置 50から AND1234J FF234) C R134e CLOCK. CLOCK RESET LOAD UCNT234 OR234j

[図8]




【図12】





[図18]



【図19】

